当大模型把算力需求推向新高，存储、先进封装与代工制造的瓶颈也日益凸显。会议专题汇报现场。VLSI 2026首发所释放的信号，不仅是一家企业的技术进展，更映射出全球半导体格局重塑的微妙走向。鱼传观闻将核心内容整理如下，以飨读者。
近日，公司携新一代CSMC芯片级分子时钟工程样机成果亮相国际顶会-2026 IEEE超大规模集成电路技术与电路研讨会（简称：VLSI会议），通过专题汇报与现场实物Demo演示，全方位展示最新研发成果与工程化进展。本次取得的多项关键技术突破，充分彰显了公司在微型化、高精度分子时钟领域的研发实力与工程落地能力，标志着国产高端片上时频技术实现重要阶段性突破。
会议专题汇报现场
传统芯片级分子时钟普遍存在工程稳定性不足、长短期精度难以兼顾的行业痛点。针对这一技术难题，团队聚焦工程落地性能、长期频率稳定度、短期测量精度三大核心维度开展专项技术攻坚，实现多项关键技术升级与性能突破，补齐了传统技术方案的核心短板，本次核心创新成果如下：
突破工业落地瓶颈，自研工业级稳定分子气室
团队通过结构重构与工艺迭代优化，攻克传统分子气室环境适应性弱、密封性不稳、易受温漂与振动干扰等工程痛点，自研适配工业化应用的高稳定分子气室。有效提升CSMC整机可靠性与环境适配能力，突破传统方案仅停留在原理验证的局限，为技术规模化商用筑牢工程基础。
创新4FSK基线消除原理，大幅提升长期稳定性能
针对设备长期运行导致的基线漂移、低频噪声累积、精度衰减等问题，本次研究创新提出4FSK基线消除原理。通过精准抑制低频干扰、抵消基线误差，有效解决分子时钟长期工作精度劣化难题，显著提升长期频率稳定度，适配长时通信、自主导航、高精度测控等严苛长效应用场景。
深度优化相位噪声，实现短期精度极致升级
针对高频探测链路噪声误差问题，研究完成全链路相位噪声精细化优化，有效降低时钟抖动、压低噪声基底，显著提升短期频率稳定度。本次技术迭代实现长短稳性能同步跃升，打破行业“长短稳性能不可兼得”的技术壁垒，全面拔高国产芯片级分子时钟的综合精度水平。
滑动查看产品成果交流展示现场
该芯片级分子时钟（CSMC）以片上集成方式实现了时频基准的小型化与低功耗突破，在核心性能上有望替代传统恒温晶振（OCXO）和部分原子钟的能力。产品主要瞄准5G/6G通信、智能无人平台、高精度抗干扰定位、精密测试测量及航天测控等高端应用领域，可有效解决上述场景中时频器件体积大、功耗高、环境适应性不足等痛点，具有明确的技术升级价值和广阔的市场应用前景。
未来，公司将持续深耕芯片级分子时钟前沿技术领域，稳步推进产品小型化、高稳定、低成本迭代升级，加速核心技术的工程化验证与规模化量产落地。依托长期技术创新攻坚，公司将持续突破高端时频芯片技术壁垒，助力国产时频芯片产业实现自主可控与高质量发展。